CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Xilinx FPGA test

搜索资源列表

  1. testben

    0下载:
  2. 这是由xilin公司提供的测试文档,对于用XILINX公司的CPLD/FPGA的用户来说挺不错的。-xilin provided by the test documents, XILINX used for the CPLD / FPGA users quite well.
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:197080
    • 提供者:苏晓利
  1. VGA

    0下载:
  2. 基于Xilinx SPARTAN-3E开发板 的VGA实验代码,VHDL编写,非常适合初学者学习FPGA实现VGA控制-Based on Xilinx SPARTAN-3E development board VGA test code, VHDL written, very suitable for beginners to learn to achieve VGA control FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:108519
    • 提供者:张小琛
  1. all

    0下载:
  2. 基于FPGA的频率测试器的verilog HDL代码,测试范围1-10MHz,用XILINX公司的ISE软件打开。-Based on FPGA-frequency test the Verilog HDL code, test range 1-10MHz, with XILINX ISE software to open.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2466845
    • 提供者:elink
  1. frequency

    0下载:
  2. 基于XILINX平台设计的数字频率计,在FPGA内部设计信号源,产生100KHz方波,板上数码管用于显示被测信号频率,并显示6位有效数字,实现对TTL电平的测试,测量精度为10Hz。-: The digital frequency meter based on XILINX development terrace generates 100 KHz square waves by a supply oscillator within FPGA. The nixietubes of the boa
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-08
    • 文件大小:124053
    • 提供者:wen
  1. Adc

    0下载:
  2. FPGA(xilinx可编程芯片)试验箱 实验程序1 模拟/数字转换ADC- FPGA(xilinx)test bos program1 ADC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:794149
    • 提供者:zengrong
  1. phase_test

    0下载:
  2. VHDL,简易音频数字相位表的设计与实现 数字相位测量仪在工业领域中经常用到的一般测量工具,主要应用与同频率正弦信号间的相位差的测量显示。 本系统采用FPGA实现测量的核心部分,主要由数字鉴相、累加计数器、控制器以及寄存与显示译码电路组成。该系统硬件电路简单,整个系统采用硬件描述语言VHDL作为系统内部硬件结构的描述手段,在XILINX公司的ISE9.1的软件支持下完成。可以对20Hz~20kHz频率范围内的音频信号进行采样鉴相处理,并将数据传回FPGA进行相位差计数累加、测量运算,最后送显
  3. 所属分类:Project Design

    • 发布日期:2017-11-15
    • 文件大小:1366795
    • 提供者:张学仁
  1. fpga_nes-master

    3下载:
  2. 这是一个完整的红白机nes游戏fpga实现,经测试可用,使用ise14.1以上版本的工程文件,开发板使用的是xilinx spartan6-This is a complete NES nes games fpga implementation, the test is available, use ise14.1 above version of the project file, the development board using xilinx spartan6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-30
    • 文件大小:20436992
    • 提供者:于洋
  1. UART-Verilog-source

    0下载:
  2. Verilog编写UART串口例程,实现FPGA与上位机串口通信,利用ASCII码进行大小写转换,在Xilinx Virtex-5开发板测试通过-UART serial routines written in Verilog, FPGA serial communication with the host computer using the ASCII code case conversion, in the Xilinx Virtex-5 development board test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2974
    • 提供者:charley
  1. da_80m_10m

    1下载:
  2. AD9747测试Verilog测试程序,FPGA为xilinx的SP6-the test program of AD9747,FPGA IS SP6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12775616
    • 提供者:张海军
  1. sd_test

    0下载:
  2. sd 卡初始化,读写测试 xilinx spartan6 fpga-sd card initialization, read and write test xilinx spartan6 fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7111
    • 提供者:雷一鸣
  1. shatest_xapp780_fix_bug

    2下载:
  2. 操作DS2432 1-Wire芯片进行数据读写,加密解密的FPGA源代码,基于xilinx xapp780并进行改进.在Spartan3 XC3S400上测试通过.使用ISE14.7打开proect shatest.xise. 内附源代码和相关开发手册。对于在FPGA上利用DS2432加密的开发非常实用。-Used to test the DS2432 1-Wire encryption function. Tested on Spartan3 XC3S400.
  3. 所属分类:assembly language

    • 发布日期:2017-05-28
    • 文件大小:10948283
    • 提供者:wutao
  1. turbo_code

    0下载:
  2. LTE system, OFDM modulation and Turbo Coding, including Viterbi, BCJR and SOVA are extensively analysed, ending up with a system performance specification. These are used to implement a fixed length Turbo encoder, a 16-QAM modulator a
  3. 所属分类:3G develop

    • 发布日期:2017-05-04
    • 文件大小:11400
    • 提供者:mezo
  1. turbo_lte_ofdm_fpga_code

    1下载:
  2. LTE system, OFDM modulation and Turbo Coding, including Viterbi, BCJR and SOVA are extensively analysed, ending up with a system performance specification. These are used to implement a fixed length Turbo encoder, a 16-QAM modulator a
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-05-05
    • 文件大小:11638
    • 提供者:mezo
  1. finalTURBOCODE_OFDM

    0下载:
  2. Throughout the project the LTE system, OFDM modulation and Turbo Coding, including Viterbi, BCJR and SOVA are extensively analysed, ending up with a system performance specification. These are used to implement a fixed length Turbo enco
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-05-11
    • 文件大小:2098705
    • 提供者:mezo
  1. 11_ddr3_test

    0下载:
  2. spartan6 ddr3 test with FPGA communicate
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:7236608
    • 提供者:ZHOUHAIJUN
  1. 08_1_hdmi_output_test

    1下载:
  2. HDMI输出彩条测试程序,在赛灵思平台有过验证,可以显示1920×1080分辨率30帧得图像(HDMI output color bar test program verified on Xilinx platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-02-26
    • 文件大小:1085440
    • 提供者:李智博
« 1 2»
搜珍网 www.dssz.com